親愛的老師：
您好！您是否仍在尋找最先進的研究工具與教學軟體？
隨著電子設計的複雜增加，傳統的合成(synthesis)方法面臨愈來愈大的挑戰。合成是所有IC設計流程中一個根本的環節，無論由誰來執行合成，如何確保設計的功能性，並提供最佳之執行效能，都是IC設計者會面臨的問題。
現今IC設計日驅複雜，光罩成本節節高升，FPGA可程式的特性，使其越來越受IC設計者的歡迎。由於FPGA中的邏輯單元可針對特定的應用而定製硬體，因此，僅使用所需要的硬體即可，而不必做出任何光罩層變動(前提是FPGA中的邏輯單元足夠用)。設計者可以在速度、硬體邏輯、記憶體、程式碼大小和成本之間做出折衷。利用FPGA可以設計定製的嵌入式系統，以增加新的功能特性及最佳化性能。
而如何將設計好的FPGA完整地呈現在硬體上？合成工具在此時扮演極重要的角色。
Synplicity® 的 Synplify Pro® 針對FPGA synthesis提供了最佳解決方案！更令人稱羡的是： Synplicity 的 Synplify DSP®將其應用擴大到DSP設計中；當 與Mathworks® 公司的 Simulink® DSP 設計工具配合使用時，產生可合成的 RTL 程式碼和一個 FPGA 測試程式。這些模組可緊密地整合在 Mathworks 環境中，允許演算法設計者繼續使用熟悉的 Simulink 功能。
為了讓老師們親身體驗最即時的科技資訊與尖端的技術發展，並提供您教學課程和研究工作的參考資料，鈦思科技特別於七月舉辦【Synplify Pro Professor Workshop】。本次研討會主題訂為：以 DSP 介紹 FPGA 設計流程，會中將向老師們詳細介紹包括 Synplify Pro® 設計環境、RTL、FPGA debugging、Synthesis…等，並提供每人上機實作的機會，以藉此活動與諸位學術先進分享各項最新的技術發展成果。研討會議題豐富精彩，專業工程師將於現場為您詳盡示範解說，讓老師親身體驗 Synplify Pro® 於 FPGA 設計流程，竭誠歡迎您的參與指教。
鈦思科技
企劃部 敬上
(若您對研討會有任何疑問，歡迎電洽(02)2346-5598轉企劃部查詢)
研討會場次：
場次 |
日期 |
時間 |
地點 |
台北 |
7/ 19 (週二) |
13:00~17:00 |
台灣大學電機二館 134 電腦教室
(台北市羅斯福路四段1號)
|
新竹 |
7/ 20 (週三) |
13:00~17:00 |
交通大學電資大樓 314教室
(新竹市大學路1001號)
|
台南 |
7 / 21 (週四) |
13:00~17:00 |
崑山科技大學工程三館502FPGA實驗室
(台南縣永康市大灣路949號)
|
研討會費用：免費！
參加對象：對FPGA設計相關應用領域有研究或有興趣的老師
議程：
1. DSP Algorithm Design
2. RTL、Post Synthesis、Timing Simulation
3. Synthesis
4. FPGA debugging
5. Implementation into hardware
報名方式：(4 選 1)
|
