| 親愛的工程師：
電路設計驗證是目前設計週期中的主要瓶頸，隨著設計複雜度的提升，對先進設計需求的設計者來說，現有方法已經難以找出大型功能方塊中的錯誤。因此，對 EDA 產業以及設計人員來說，驗證方法改變需要有新的工具，新的驗證標準將進一步使這些改變成為事實。
鈦思科技在此向您介紹由美國AldecR公司所開發出來 Active-HDL™ 產品，Aldec 公司的HDL 設計驗證軟體，是目前全球市場上具有最佳效能的設計驗證工具，Active-HDL 以方便使用、功能擴充性強、能有效的使用記憶體以及高效能著稱，能充份運用在 Windows NT 的平台上。
為了讓您親身體驗 Active-HDL 驗證方案的完整功能，鈦思科技特別於5月23~25日三天，分別於北中南舉辦【運用 Active-HDL 進行電路設計驗證】實機操作研討會。本次研討會主題為：介紹如何利用高效能的 HDL 設計及模擬環境，支援從設計入門至硬體實現之完整流程。會中將向您詳細介紹 Active-HDL 設計環境，功能及相關產品特色等，並提供每人上機實作的機會，專業工程師將於現場為您詳盡示範解說，讓您親身體驗 Active-HDL 如何成為您於電路設計驗證時的最佳幫手，並以最短的時間輕鬆完成您的設計。研討會議題豐富精彩，竭誠歡迎您的參與指教！
敬祝 大安
鈦思科技企劃部敬上
|
活動焦點： |
| |
Aldec 公司的 Active-HDL 設計驗證軟體，是目前全球市場上具有最佳效能的設計驗證工具，它能夠支援 VHDL、 Verilog、 SystemVerilog、 SystemC 以及 EDIF…等從設計入門至硬體實現之完整流程。此次研討會將分為三個階段︰第一階段介紹Active-HDL 三種設計輸入功能，以及設計流程管理，讓您在程式設計上更得心應手；第二階段則將展示 Active-HDL 模擬與除錯的功能，包括︰Mixed Language Simulation、Auto Testbench、Waveform Editor、Code Coverage Profiler…等功能；最後則為您說明如何利用 Active-HDL Co-simulation 功能與The MathWorks® Simulink® 其他的block 做溝通，操作方法十分簡單，您將學會如何利用此一功能增加除錯及數值分析的能力。 |
| |
|
| |
場次時間︰ |
| |
場次 |
台北場 |
新竹場
|
台南場
|
日期
|
2006年5月23日
﹙星期二﹚
|
2006年5月24日
﹙星期三﹚
|
2006年5月25日
﹙星期四﹚
|
時間 |
13:30 ~ 17:00pm |
13:30 ~ 17:00pm |
13:30 ~ 17:00pm |
地點 |
台北科技大學
共同科館三樓 312 教室
|
新竹交通大學
電資大樓301電腦教室 (光復校區)
|
台南成功大學
電機系四樓 92417 教室 (自強校區)
|
地址 |
台北市大安區忠孝東路三段1號
|
新竹市大學路1001號 |
台南市大學路 1 號 |
|
| |
|
|
議程︰ |
| |
時間 |
內容 |
13:00 ~ 13:30 |
Registration |
13:30 ~ 14:30 |
Active-HDL Overview and Design entry |
14:30 ~ 14:40 |
Break (10 minutes) |
14:40 ~ 15:40 |
Design debugging and simulation with Active-HDL |
15:40 ~ 15:50 |
Break (10 minutes) |
16:00 ~ 16:50 |
Advanced Active-HDL features:
co-simulation with simulink
|
16:50 ~ |
Warp up and Q&A |
|
| |
|
| |
主辦單位： |
| |
 |
 |
| |
|
實際到場的參加者，將優先取得 「 Aldec® Active-HDL™ 限時超優惠方案」 的名額，請把握此一大好機會！
報名方式：(4 選 1)
|
|
