您的應用 > 通訊系統 > 在目標硬體上進行快速原型化
在目標硬體上進行快速原型化
MATLAB、Simulink 擴充 C 和 HDL 程式碼產生的技術，可使通訊系統快速原型化，從而使系統與嵌入式處理器或 FPGA 結合，進行協同模擬。
產生早期驗證的 C 和 HDL 程式碼
使用嵌入式程式碼產生和 HDL 程式碼產生工具，以及驗證產品，協助在早期設計過程對程式碼容量 (code footprint)、FPGA 的功耗，以及所產生程式碼的設計複雜度進行評估。MathWorks 產品提供了整合的工作流程，透過這個流程，工程師可以將原始模型和演算法作為黃金參考來驗證程式碼的正確性和執行情況。
 Lockheed Martin Space Systems
" 我們的系統需要精確的定時。若不採用EDA模擬器，偵錯故障排除的時間大約要10倍長的時間。能夠在Simulink中，進行VHDL實現與黃金參考進行比較，給我們帶來很大的優勢。"
閱讀本文 |
透過嵌入式軟體和 FPGA 開發工具進行協同模擬
透過第三方模擬器和嵌入式軟體開發環境對產生的程式碼進行協同模擬。使用 MathWorks IDE 連接和 EDA 連接產品將 MATLAB 和 Simulink 連接到第三方產品，使用者可以對下列程式碼進行協同模擬：
- C原始碼：使用VisualDSP++®、TI的Code Composer Studio™、Altium TASKING®和Green Hills® MULTI®環境對C程式碼進行協同模擬
- HDL程式碼：使用Cadence Incisive®、Mentor Graphics® ModelSim®、或Synopsys®discovery模擬器對HDL 程式碼進行協同模擬
|
