| Aldec, Inc.成立於1984年，總公司位於內華達州Henderson,
主要是提供工業證明用途的混合HDL(硬體描述語言)驗證產品及服務給FPGA及ASIC的研發設計者。其公司宗旨以提供領先技術的HDL設計驗證工具，以協助使用者增加生產力與產品可信賴度，並將產品上市之時間大幅提前。
早期，Aldec專注在開發易於使用的VHDL和Verilog設計入門及模擬產品；Aldec之HDL產品線受到客戶熱烈的支持，尤其是這些從以電路圖為主的設計者，轉為設計混合電路圖/
HDL環境，和設計單純的HDL程式碼的工程人員。
隨著FPGA/CPLD市場持續成長，ASIC設計人員開始利用FPGA/CPLD做原型化開發及成品設計。目前Aldec所提供的HDL-based的驗證設計軟體，能支援32或64位元的作業系統，如：Windows、Linux、及Unix。除了可支援HDL外，另外也支援SystemC™、
SystemVerilog™、Assertions (OVA, SVA 和PSL) 、硬體加速器及單一平台下的協同驗證功能。
Aldec的客戶群涵蓋低密度FPGA市場的HDL入門使用者，到需要高效能的驗證設計工具，或硬體加速工具者，其產品可針對不同需要，充份滿足客戶需求。
|
