／活動及新聞
News
1.
2008.3.11~3.13「如何加速晶片設計驗證時程 」校園技術研討會
2.
Aldec® 公司正式發布可支援Verilog語法的設計規則檢驗器(Design Rule Checker)
3.
美商昕博科技(Synplicity®)發佈Synplify Premier®最新版本-9.0的高階功能
4.
鈦思科技正式引進美商昕博科技(Synplicity)之高速ASIC原型驗證系統—
HAPS™ (High-performance ASIC Prototyping System™)
5.
AWR® 函式庫新增恩智浦半導體(NXP)LDMOS模擬元件
Events
1.
2008年3月11日~2008年3月13日校園技術研討會
「如何加速晶片設計驗證時程 」
2.
2007年8月8日「FPGA設計開發、模擬、合成、驗證」實機操作應用研討會名額巳滿,報名截止
3.
2007年06月14日「FPGA設計模擬暨硬體驗證」實機操作研討會
4.
2007年05月16日「LAVIS：新一代IC佈局檢視平台」 技術研討會
5.
2006年09月26日無線通訊系統與 RF 設計 - 產品技術更新研討會 - 新竹場
