＜功能特色＞
■超高速邏輯閘層次模擬技術(SLP)
■支援VHDL, Verilog、SystemVerilog、SystemC以及EDIF
■支援SystemVerilog：讓使用者建立更多準確且清楚的程式碼，並可以在概念層(abstract levels)建 　置模型
■加強使用者介面：內建的設計流程管理者（Design Flow Manager）
■支援最新的合成(synthesis)、佈局及繞線(place and route) 以及其它FPGA供應商的工具
■支援多方面的陣列在方塊圖的輸入設計
■改進狀態機轉態的視覺化效果
■常用選項的簡易輸入
■具備與MATLAB®及Simulink®連結介面