利用HDL Coder和HDL Verifier進行FPGA和ASIC設計

針對FPGA及ASIC設計,HDL Coder(硬體描述語言轉碼器)和HDL Verifier(HDL設計驗證工具)可協助界定及探索功能性行為、產生HDL程式碼以進行實現,並透過與HDL模擬器或FPGA迴圈(FPGA-in-the-loop)持續測試及驗證您的設計。


Semtech
一旦建立模擬模型之後,透過Simulink和Simulink HDL Coder,我們可以直接產生VHDL程式碼並進行FPGA原型化設計。它節省了大量的時間,而且產生的程式碼包含了一些我們沒有想到的優化功能
閱讀案例

從MATLAB和Simulink產生HDL程式碼
產生合成的HDL程式碼以進行FPGA和ASIC實現,有幾個步驟:

  • 使用MATLAB®和Simulink®將演算法模型化,包括有限狀態機和數據路徑元素
  • 使用資源共享(檔案)和分散等方式來優化模型,以符合FPGAs或ASIC設計在速度-區域-電力等目標需求
  • 使用HDL Coder產生HDL程式碼
  • 使用HDL Verifier原型化FPGA並進行HDL驗證自動化

從MATLAB產生HDL程式碼
使用HDL Coder,可以自動將MATLAB程式碼由浮點轉換成定點,並產生合成的VHDL和Verilog程式碼。使用MATLAB結構和系統物件(System objects),透過其優化產生的HDL程式碼的多個選項優勢,藉此演算法可以在一個較高的層級進行模擬。您還可以使用已經備好的邏輯元素函式庫,如以MATLAB寫成的計數器和計時器等。

從Simulink產生HDL程式碼
使用HDL Coder,可以從Simulink和Stateflow®產生VHDL和Verilog程式碼。Simulink中含有超過200個以上的模塊組(blocks),能將演算法模型化,函式庫提供了複雜的功能,如Viterbi解碼器,快速傅利葉轉換(FFT),CIC濾波器和FIR濾波器等將訊號處理和通訊系統模型化並產生HDL程式碼。

HDL Coder Overview 硬體描述語言轉碼器(HDL Coder)概述 1:55

   

FLIR 加速 FPGA 在熱成像的發展

於FPGA板子上進行原型化
使用HDLCoder,你可以編程包括Altera®,Xilinx®和其他FPGA供應商FPGA的設備產品,此功能可以協助你將設計快速原型化至FPGA硬體上。HDL Coder內的工作流程建議器(Workflow Advisor)整合了Xilinx ISE®和Altera的Quartus®II的設計套件,能在MATLAB和Simulink中自動編寫FPGA程式。
您可以使用HDL Coder原型化您的演算到Xilinx和Altera FPGA的多種開發板上。此外,您還可以使用與目標硬體無關的HDL程式碼來編程如Actel®或是Lattice半導體等廠商的FPGA設備。

網路研討會:
使用HDL Coder和HDL Verifier進行FPGA及ASIC設計

自動進行HDL驗證
您可以重複使用MATLAB和Simulink的測試平台(testbench) ,透過HDL設計驗證工具(HDL Verifier)所提供的協同模擬及FPGA迴圈功能來驗證HDL程式碼。當使用HDL Verifier時,HDL Coder會自動產生供協同模擬及FPGA迴圈的模型,以加速FPGA或ASIC的驗證流程。此種方法可消除轉移成手動測試向量的需求,並有助於在ASIC設計過程中及早識別出設計錯誤。

影片介紹:
HDL設計驗證工具(HDL Verifier)概述 1:48
   

客戶範例:
Harris公司藉由MathWorks工具加速FPGA的訊號處理速度